# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-080331

(43) Date of publication of application: 23.04.1986

(51)Int.CI.

G06F 7/00

(21)Application number: 59-201428

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

28.09.1984

(72)Inventor: SEGA AKIO


NARITA YOSHITAKA OOTA YOSHIHISA

### (54) VARIABLE LENGTH DATA PROCESSOR

## (57)Abstract:

PURPOSE: To process variable length data simply the rapidly by forming a means for reading and writing fixed length data from an optional bit position at the time of access to the variable length data.

CONSTITUTION: At the time of access to the variable length data, an address (A+1) is inputted through an adder 102 and a selection gate 103 as an address input to a bank 110 and an address A is inputted through a selection gate 104 as an address input to a bank 11n. A reading control circuit 106 turns on the lower (N-I) bits of a reading gate 12n and the upper (I) bits of a reading gate 120 on the basis of the bank address (n) and dot address (I) of the address input and sends the data to a memory data bus 100. Thus, the written variable length data are read out as the fixed length data from an optional bit position.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑥特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-80331

@Int,C).1

識別記号

庁内整理番号

母公開 昭和61年(1986)4月23日

G 06 F

102

7313-5B

審査請求 未請求 発明の数 1 (全7頁)

9発明の名称 可変長データ処理装置

> 劉特 厚 曜59-201428

> > 拍

願 昭59(1984)9月28日

砂绳 明 襭 賀 砂発 眀 ឤ

明 授  $\blacksquare$ ·久

砂出、頭 沖電気工業株式会社 郵 労働 **弁理士 山本** 

太

東京都港区虎ノ門1丁目7番12号 東京都港区虎ノ門1丁目7番12号 東京都港区院ノ門1丁目7番12号

沖電気工業株式会社内 沖電気工業株式会社内 沖電気工業株式会社内

東京都港区院ノ門1丁目7番12号

#### 発明の名称

饱発

可変長データ処理装置

#### 2. 特計別求の筋関

可変長データを記憶する配性楽器と、鉄記修築 避に犯憶されている前記可変長データを確み出し タ処理を行ないかつ談データ処路接のデー クを前記記憶装置に格納するために移記記憶装置 へ向力する演算装置と、政族旅襲器で処理された 内容を扮力する出力機器とから構成される可変品 チータ処理装置において、前記記修装配注機記可 変量デークにアクセスするときに依然のビット位 心から固定長データを聴み出し及び歯ぎ込みを行 なう読み出し・窓さ込み手段を見備し、前記前覧 装盤は前記配位袋融から読み出した前記可変長デ ータに対する役定されたピット位置から指定され たビット会データを得、または前間指定されたビ ット位置に前記指定されたビット長ゲータを与え るためのマスクパターン巣生子段と、鹹マスクパ ターン発生が設より得られた前部構定されたピッ

生乎段に与えるシフト手段とを見聞することを称

#### 3. 発明の詳細な説明

この発明は、可変長データ処理装置に関し、更 に詳細には、イメージデータ等の可能長の大 量デークを処理する可能表データ処理発體に関す

#### ( 従来の技術 )

**新菜のデータ処理装置における命令は周定** 髭(バイト、ワード等)データを滅にして考える れてきた。この顧定長データは、簡単対象となる データの艮さが予め定められており貸えば1ピッ トリー宇、「猫などである。実際に発生するデー タの最さは角理内容に応じて穏々あるので、住意 の長さにできることがメモリ密葉の節約、プログ ラムの単純化の点から望ましいが、データ処理製 盤内の病質回路の構成上は間定長データの方が簡

独開場61-80331(2)

単で高速化できるので一般の前月計算機の大給分は開策展データの前野を基本としている。 また、 データ処理機器内の記憶阻路も固定長データに対 してアクセスする方法がとられている。

#### ( 苑明が解決しようとする問題点 )

しかしながら、現在情報処理システムの発展に伴って取り扱うべき情報の範囲が拡大し、 辞かるいは音声情報といったマルチメディアデー タ処理が迅管な機能になってきている。これらの データは水質的に可変長であり、その情報をは影 よなものである。

したがって、総祭のデータ処理被置でこのような可数長データに対する処態を行なうと、データはの多価化による記憶装置の弊数の問題、データ処理動作におけるパイト強罪(あるいはサード限界)を帯に確認しなければならないことによる処理アルゴリズムの繁雑さと処理時間の戦争という問題が水にある。特に、記憶素子の高線観化が進み、記憶設備の容易の問題が必要されつつある現在後名の表図が火息となっている。

3

#### ( 18 91 )

#### (実施例)

第1 図は、この絶別における配佐装櫃を尽す機 该図である。何間において、100 はこの組修設設 のデータの続み出し/知工/傷等込みを行なう 育製器へ送出する N ビットの表方向バスであるメ モリデータパス、101 は上記跡算装置からのデー タが伝送されてくるメモリアドレスパス、102 は この差別は、これらの関題点を解決するなめの もので、可食及データに対する時即の輸出化、高 連化が可能な可変及データ処理装置を提供するこ とを目的とする。

#### ( 問題点を解決するための手段 )

パンタ110 へのアドレスを選択するものでアクセ スされたデータがパンク [1n] よりパンク [10] にま たぶっている場合メモリセル約フドレスをプラス !したアドレスとしてパング!14 に供給するため に用意されてバンク1!a からバンクi10 に汲ぶ可 変長データアクセスを可能とする加強回路、103 はアギレス人力内のメモリセル内アドレスを入力 とレバングIIG へのアドレスを選択する選択ゲー ト、104 はアドレス入力内のメモリセル内アドレ スを入力としコウアドレス、コラムアドレスの選 根を行なってバングiii ~パングiia のメモリセ ルにデータを供給する密訳ゲート、105 仕掛き込 み新定時に対象となるメモリセル内のピット に対しおき込み称号を換給する消ぎ込み制御 四級、198 は続み出し指定時に対象となるメモリ セル内のピットに対し被み出しゲート120~124 の読み出し信号をONにする読み出し創御回路、 110 ~11n は井ヶ岡一のパンクアドレスで選択さ れる配憶部の模式りであるパンク、i20 ~12m は 読み出し制御団略186 の推示によりパング198 ~

**—208**—

#### 類問昭61-80331(3)

IIn からの必要なテータをメモリデータバス100 上に辺由する読み出しゲートである。ここで、こ の記憶袋艇の記憶部はパンタと呼ばれる単位に分 捌され、翼に記憶部の容量に応じて複数のセルと 呼ぶ単位に分割される。セルのピット長はNピッ とであり、同一パングのセルのデータ銀はピット 番号によって対応するメモリデータパス100 に彼 統される。ところで、この記憶製置のアドレスの 付与は第2回に示すようにパンク110 ~パン クiin にわたって直接アドレスが決められて いる。また、この記憶設置へのアドレス入力は第 3 脚に示すように上位よりメモリセル選択ア ドレス、メモリセル内アドレスA、パンクアドレ スロ・ドットアドレスものもつに区分される。メ モリセル選択アドレスは同一のパンクの複数のセ ルの選択に使用され、メモリセル内アドレス系は 透視ゲート193、194及び加算図路182 の入力とな る。パンクアドレスド、ドットアドレス単独背き 込み制御短数105.読み出し削御回路108 の人力と して使用される。

7

し、ロウアドレスをよるリセル内アドレスの下位 鎖によることにより加質回路102 を介してのフド レス入力の加質器れを優力抑えて高速アクセスを 実現できる。

第4回は、この発明における旋算装置を示す機 成図である。同園において、200、201, 202 は各 ユニットを接続するためのもので各々すペランド バスA・オペランドバスB、リザルトパス、210 はパレルシフト、論理網算、重新演算を行なう譲 算ユニット、211 はハードレジスタ218 投びアド レスレジスタ215 の下位ピットの内容によって前 算ユニット210 でのパレルシフトのシット産を紛 定する選択ゲート、212 は偵算結果を一時的に記 佐するローカルメモリ、213 はセットすべきピッ トアドレスの8の樹数データがセットされるハー ドレヴスタ、214 はハードレジスタ213 にセット された内容をアドレスとしてそのデータをオペラ ンドパスA200 に送此するマスクパターン苑徳用 終み切し専用メモリ、216 は前述の記憶要置から のドットアドレスがセットされるアドレスレジス

次に、た記のような過酸の配修装置の物件を説明する。

第3 図に示すような可変をデータにアクセスするときに、パンク110 に対するアドレス入力としては知算回路 102 及び選択ゲート103 を介して(A+1) が入力され、パンク112 に対するアドレス入力としては選択ゲート104 を介してAが入力される。そして、読み用し制解回路106 はアドレス入力のパンクアドレスロッドットアトレスタに従って読み出しゲート122 の下位(M-4)ビット及び読み出しゲート120 の上位をピットをひいにし、メモリデータパス100 上に必要なデータを送出する。

このように、本変施物の記憶整器は対手される ビットアドレスにより可変をデータを随定された ビット位置に関す込むことができ、書き込まれた 可変及データを随定及データとして任意のビット 位置から読み出せる。また、読み自し時の選択を 最終段の読み出しゲート 120 ~120 で行なうこと により演算装置へのアクセスタイムの影響をなく

8

タ、216 は順道の記憶装置からの旨ピットデータ \* がセットされるデータバッファである。ここで、 オペランドバスA200,オペランドバスB201.リザ ルトバス202 の各バスの解は戯途の記憶数録 のデータ惜りピットである。また、複算ユニット 210 におけるシフト機能は、Nピットまでの回転 シフトが可能でシフト酸の指定を選択ゲート2!1 を介してアドレスレジスタ218 及びハードレジス タ213 の下位ピットの内容によって行なうことが できる。これは、前途の記憶装置で読み出された データを必要に応じて組み合わせをすることを可 燃とする。すなわち、アドレスレジスタ215 にセットされたドットアドレス分の左回転シフト 動作を行なうことにより読み出されたデータは、 雄上位ピットより同ピットに抑えられる。また、 この作成されたNピットのデータを任意のピッド 位置からおき込む場合、セットタベきピットアド レスの2の複数テータをハードレジスタ2!3 にセットしておきシフト登掛示によってを開転シ フトを行なうことにより前退の記憶装置に対して

#### 诗度昭61-80331(4)

例えば、第6図に示すように刺線部のCビット 長のデータ(ただし、CSN)をa番地からも栽 地へ転送する場合水災旋倒における海算整額のデ ータ保存は以下の手頭で行なわれる。

- · (1) 4をアドレスジスタ218 にセットする ...
- (2) 記憶装置からメモリデータパス100 を介してa 省地からNビットデータを終み出して

; 1

- (9) bの2の複数をハードレジスタ218 にセットする
- (10) (3)でのデータバッファ210 に格納されて いるデータをハードレジスタ210 で指定さ れるシフト能分左回転シフトを行ない、再 びデータバッファ210 に格納する
- (11) (10) でのデータパッファ218 の内容をア ドレスレジスダ215 で示される b 番地に格 血ッス

#### (張明の効果)

以よ説明したように、本発明によれば、ビット 単位でアクセスできる記憶装置と演算装置におけるシフト機能とマスクパターン発生機構によって ビットアドレスと有効ビット最という一元的管理 で可変長データの処理が可能となり、なおかつこ の可変長データの処理が高速化・翻島化され、両 後悔報のようなイメーツデータの編集・表示・格 力あるいはデータ圧縮/伸鼻の動作を表始に実行 できる可変長ゲーク処理装置を提供できる。

4. 図面の簡単な説明

データバッファ218 にセットする

- (3) (2) でのドビットデータをアドレジスタ215 のドッドアドレス分の左同転シフトを行ない、Nピットに獅之られたデータとしてローカルメモリ212 に一時的に格納する
- (4) bをフドレスレジスタ215 にセットする
- (5) 記憶装置からメモリデータパス100 を介してり番地からNビットデータを読み出してデータバッファ216 にセットする
- (0) (5) せのNピットデータをアドレスレジス タ215 のドットアドレス分の左側板シット を行ない、Nピットに細えられたデータと してデータバッファ216 にセットする
- (7) じもハードレジスタ218 にセットする
- (8) (3) で格納されているデータとマスケバタ ーンとの倫理技と、データバッファ218 円 のデータとマスクバターンの遊バター ンよの倫理技とな倫理和してデータバッフィ248 に格納する

1 2

第1回はこの発明における記憶数型を示す構成 関、期2個は第1個の起値装置のアドレス割り付 けを示す図、第3階は第1個の記憶装置のアドレ スの区分及びこれをアクセスする例を示す図、第 4 関北この発明における執質装置を示す構成図、 第5 図はマスクパターンの説明図、第6 図は可変 是データ処理の例を示す図である。

- 100 …メモリデータバス。
- 101 …メモリアドレスパス、
- 162 …加算同路、
- 103, 104, 211 …遊訳ゲート、
- 105 … 魯吉込み副御回路。
- 108 …読み出し緋御園路、
- 110 ~11n ···バンク、
- 120 ~12m 読み出しゲート、
- 200 mオペランドバスA、
- 201 …まペランドバスB、
- 202 …りザルトパス、
- 2!0 …演算ユニット、
- 212 ...口一为ルメモリ。


1.3


特問昭61-80331(5)

₹~48F-è-4

# BEST AVAILABLE COPY

時間昭61-80331(6)





## -212-

# **BEST AVAILABLE COPY**

特開昭61-88331(7)

手続 納 正 舎 (自 発)

照新60年#月2**2** □

平質 遠郎 許斤長官 <del>寇 智 章</del> 殷

弦 切 の 名 弥
可変長データ処理機関

猫近の内容

8. 糖正をする物
事件との関係
特 許 出 順 人
名 称 (0 2 9) 沖電気工業線式金祉

殺に与え」を削除する。


4 代 現 人 住所 〒105 東京都海区四新橋1丁目3番)2号タンバビル 電話 580-6540 氏名 弁理士(7498) 山 本 恵 東海湾

5 補 正 の 対 象 明細書の特許弱球の範囲及び発明の詳細な説明の各額


(1) 明細書の特許商家の鉄面を別紙のとおり補正する。(2) 開第4 頁第18行~19行の「、シフト袋の… 発生手

.

第5 図



**新** 6 図



#### 特許請求の範囲

可変長ゲータを配位する記憶装数と、該記途数 麗に記憶されている前記可愛長データを読み出し てデータ処理を行ないかつ該データ処理後のデー タを前記記憶装取に格納するために前記記憶装器 へ出力する演算装置と、該演算装置で処理された 内容を出力する出力機構とから構成される可変長 タ処理装置において、顔記記憶設置は前記可 変換データにアクセスするときに任意のピット位 鍛から翻定長ゲータを縋み出し及び書き込みを行 なう読み出し・書き込み手段を具備し、前記複雑 装履は前に紀経装置から続み出した前記可変長デ - タに対する構定されたビット位置から特定され たビット長データを得、または前記坊定されたビ マト位置に前記指定されたピット長データを与え るためのマスクパターン発生子酸と、該ヤスクパ ターン発生手段より得られた前記律定されたビッ ト長ゲータを侵避のビット位置へシフトさせるシ フト手段とを具備することを特徴とする可変長ゲ 一夕处难些简。